Information Sheet for preparing an Information Disclosure Statement under Rule 1.56

Suzuve Ref 00S1199.

Foreign Patent Documents

Document No.: 4-123439, published April 23, 1992

Country:

Japan

Copy of reference: attached

Language:

non English

English translation: not attached because it is not readily available Concise Explanation of Relevance: The claims are translated as follows.

1. Title of the Invention

A method of manufacturing a semiconductor device

- The scope of the claims
- (1) A method of manufacturing a semiconductor device comprising the steps of:

forming a dummy gate in a region on a semiconductor substrate in which a gate-electrode is to be formed, the dummy gate having the same shape as that of the gate electrode;

introducing impurities with the dummy gate as a mask to form a source/drain region;

forming an insulating film whose thickness is equal to or less than that of the dummy gate, on the source/drain region;

etching away the dummy gate to form a groove; and

filling a gate electrode material in the groove formed by etching away.

- (2) The method of manufacturing a semiconductor device according to claim (1), wherein said step of forming an insulating film whose thickness is equal to or less than that of the dummy gate is one in which the insulating film is selectively grown only on the source/drain region.
- (3) The method of manufacturing a semiconductor device according to claim (1), wherein said step of forming an insulating film whose thickness is equal to or less than that of the dummy

gate comprises the steps of:

allowing anisotropic growth of the insulating film on the semiconductor substrate;

forming resist on the insulating film on the source/drain region;

removing the insulating film on the region on which the gate electrode is to be formed; and

removing the resist.

(4) The method of manufacturing a semiconductor device according to claim (1), comprising, after the step of etching away the dummy gate to form a groove, the steps of:

forming a side wall film of the insulating film exposed in the groove;

filling the gate electrode material inside the side wall film; removing the side wall film; and

introducing impurities into the semiconductor substrate exposed by removing the side wall film.

⑩日本国特許庁(JP)

⑪特許出願公開

⑩公開特許公報(A) 平4-123439

⑤Int.Cl.⁵

識別記号

庁内整理番号

43公開 平成4年(1992)4月23日

H 01 L 21/336 29/784

8422-4M H 01 L 29/78

301 P

審査請求 未請求 請求項の数 4 (全11頁)

©発明の名称 半導体装置の製造方法

②特 願 平2-242508

20出 願 平2(1990)9月14日

. @ 発明者 牛久 幸広

神奈川県川崎市幸区小向東芝町1番地 株式会社東芝総合

研究所内

勿出願人 株式会社東芝

神奈川県川崎市幸区堀川町72番地

四代 理 人 弁理士 則近 憲佑

,翻冻空

磨 細 :

1. 発明の名称

半導体装置の製造方法

2. 特許請求の範囲

(1) 半導体基板上のゲート電極形成予定域にこの が一ト電極と同一形状のダミーゲートを形成する 工程と、このダミーゲートをマスクに不純物をする スレンース/ドレイン領域上に前記ダミーゲートを のソース/ドレイン領域上に前記ダミーゲートミー が一トをエッチング除去し隣を形成する工程を が一トをエッチング除去し様にがから工程を でのエッチング除去された構にが一ト電極材料を 埋め込む工程とを具備したことを特徴とする半導 体装置の製造方法。

(2) 前記絶録膜を前記ダミーゲート以下の厚さにする工程は、前記絶録膜を前記ソース/ドレイン領域上にのみ選択的に成長させる工程であることを特徴とする請求項(1)記載の半導体装置の製造方法。

(3) 前記絶縁度を前記ダミーゲート以下の厚さに

する工程は、前配半導体基板上に前配給機膜を異方性成長させる工程と、前配ソース/ドレイン領域上の前配絶機膜上にレジストを形成する工程と、前配ゲート電極形成予定域上の前配絶繰膜を除去する工程と、前配レジストを除去する工程とから成ることを特徴とする請求項(I)記載の半導体装置の製造方法。

(4) 前記ダミーゲートをエッチング除去し帯を形成する工程の後に、この溝に属出した前記絶縁膜の偶聚膜を形成する工程と、この貨盤膜の内偶にゲート電極材料を埋め込む工程と、前記倒壁膜を除去することにより露出した前記半導体基板に不純物を導入する工程とを特徴とする請求項(1)記載の半導体装置の製造方法。

3. 発明の詳細な説明

[発明の目的]

(強業上の利用分野)

本発明は、半導体装置の製造方法に係り、特にMOSトランジスタのゲート電極形成方法に関す

۵.

(従来の技術)

第8図は、従来例のゲート電極形成の工程断面図である。

半導体基板 1 0 1 上に厚さ約 1 0 nmのゲート酸化膜 1 0 2 を無酸化によって形成する。次に厚さ約 4 0 0 nm のポリンリコン 1 0 3 を C V D 法によって堆積する。次にフォトリングラフィ工程によりゲート電極のレジストパターン 1 0 4 を形成する (第 8 図 (a))。

次に、このレジストバターン104をマスクにリアクティブイオンエッチング(RIE法)によりゲートポリンリコン103を異方的にエッチングする。この艀ゲートポリンリコン103とゲート酸化膜102の厚さの比は約40あるので、ゲートポリンリコン103のエッチングを105オーバに行なりと40倍、205オーバに行なりと80倍のエッチング選択比がないとゲート酸化限102はエッチングされつくしてしまり。更に、ゲートポリンリコン103と半導体基板1010

化あるいは素子の信頼性の低化等の問題点をひきおこす。しかしながら現状のエッチング技術では、ポリシリコンと酸化膜のエッチング選択比を 4 0 倍以上に向上させることは難しい。従って、厚さ約10nm以下の薄いゲート酸化膜を持つMOSトランジスタを製造することは極めて困難である。

第9図は従来技術のアルミゲートトランジスタ 形状の工程断面図である。

半導体基板 1 0 8 上 K 酸化膜 1 0 9 を厚さ約 2 0 0 n m 堆積 しフォトリングラフィ 工程によりゲート電極のレジストパターン 1 1 0 を形成し、これをマスク K 酸化膜 1 0 9 をエッチングする(第 9 図(a))。

次に、レジストをはく難し、酸化凝 1 0 9 をマスクに不純物を拡散させ、半導体基板 1 0 8 中にソース/ドレイン領域 1 1 1 を形成する(第 9 図(b))。

次に、酸化酸109をエッチング除去後、厚さ 約100mmのゲート酸化酸112を熱酸化法によって形成する。次に、厚さ約400mmのアルミニ エッチング選択比は、ほぼ1 に近いので順時にして半導体基板1 0 1 はエッチングされてしまう。 との際、半導体基板1 0 1 に入ったダメージにより、 第子がリークするなどの悪影響がある(第 8 図(b))。

次に、この状態で酸化を行なりと酸化膜105 形成時にゲートポリンリコン103 端に酸化膜 105 がパースピーク106 の様にくい込み、ゲート端でゲート酸化膜102の厚さが厚くなるため、或値の変動など素子の特性劣化を招来する

次に、ソース/ドレイン領域107を形成すると酸化膜105のペーズピーク106の為、ゲートポリシリコン103端とソース/ドレイン領域107端との重なりが小さくなりすぎホットキャリアに対する信頼性が低下する(第8図(d))。

以上に示す様なゲート電極の形成方法においては、ゲートポリシリコン103のリアクティブイオンエッチング時に、半導体基板101がエッチングされる為リークの発生、素子特性の変動、劣

ウム合金をスパッタ法により堆積する。次にフォトリングラフィ工程によりゲート電極のレジストパターンを形成し、これをマスクにアルミニウムゲート113をエッチングにより形成する(第9 図(c))。

以上に示す様なアルミニウムゲートトランジスタの形成方法においては、ソース/ドレイン領域111とアルミニウムゲート113の形成が異なるフォトリングラフィ工程により行なわれている為ソース/ドレイン領域111とアルミニウムゲート113との間の合わせずれを見込んで案子を形成する必要があり、素子の微細化には適さない。第10回は、従来技術のポリンリコンゲートトランジスタ形成の工程断面回である。

n型半導体器板 1 1 4 上に厚さ約 2 0 nm の酸化 膜 1 1 5 を無酸化法によって形成する。次にチャ ネル不純物層 1 1 5 を形成する為に、ボロンを加 遮電圧 2 0 keV、ドーズ量 2×10^{12 cm⁻²} の条件で イオン注入する。この際のチャネル不純物層114, の深さは約 0.1 μm である(第 1 0 図(2))。 次に、リンを拡散させたポリシリコンを半導体 基板 1 1 4 上に堆積後、フォトリソグラフィエ程 によりゲート包包のレジストパターンを形成し、 とれをマスクにエッチングを行ないポリシリコン ゲート 1 1 6 を形成する。次に、レジストパター ンをはく離後、ポリシリコンゲート 1 1 6 を熱酸 化する。との熱酸化の際、チャネル不純物層 114, の深さは約 0.1 5 pm 定伸びる(第 1 0 図(b))。

次に、ソース/ドレイン領域 1 1 7 をボロンの イオン注入と900で,30分程度のアニールに よって形成する。このアニール処理の際、チャオ ル不純物層 1 1 5 の衆さは約0.2 μm迄伸びる(第 10図(c))。

一般に n⁺ゲートを用いた場合、ゲートポリシリコンと半導体基板の仕事関数の差から、半導体基板の要面を薄いり型にする必要があるがこのり型不純物層が浅ければ浅い程ゲート電優によるチャネル倒皱の制御がしやすくなり、いわゆるショートチャネル効果に有利である。

しかしながら、以上に示した様なポリシリコン

電極と同一形状のダミーゲートを形成する工程と、 このダミーゲートをマスクに不純物を導入しソース/ドレイン領域を形成する工程と、このソース /ドレイン領域上に前記ダミーゲート以下の厚さ に絶録膜を形成する工程と、前記ダミーゲートを エッチング除去し薄を形成する工程と、このエッチンク除去でれた薄にゲート電極材料を埋め込む 工程とを具備したことを特徴とする半導体装置の 製造方法を提供する。

(作用)

この様に本発明によればダミーゲートをマスクにして自己整合的にソース/ドレイン領域を形成すると共に、ダミーゲートを除去後更に自己整合的にゲート電極を形成している為、ソース/ドレイン領域とゲート電極に合わせずれが生じず微細化された案子を形成することができる。

また、ゲート電極と周囲の絶縁艇の高さをそろ えることが可能であるので素子の平坦化をはかる ことができる。

()施例)

ゲートトランジスタの形成方法においては、チャ オル不純物をイオン注入してからの熱処理工程が、 数多く入る為、没いチャネル不純物層を形成でき ない。従って、案子を徴細化することも難しくな る。

(発明が解決しようとする課題)

以上の様に、従来のMOSトランジスタの形成方法においては、薄いゲート酸化胺を用いたMOSトランジスタが形成できない金属をゲート材料とした場合、セルファラインでソース/ドレイン領域が形成できない、浅いチャネル領域の不純物拡散層が形成できず、従って0.5 4m以下のゲート長を持つ微細なMOSトランジスタを製造できないという問題点があった。

本発明は、この様な課題を解決する半導体装置の製造方法を提供することを目的とする。

[発明の構成]

(課題を解決するための手段)

本発明は上記事情に鑑みて為されたもので、半導体基板上のゲート電極形成予定域にとのゲート

以下、本発明の実施例を図面を参照して説明する。

第1図は、本発明の第1の実施例の半導体装置の製造方法の工程断面図である。

□型シリコン基板 1 表面に熱酸化により酸化膜 2 を形成する。次にフォトリングラフィエ程により厚さ約 1 μm のゲート電極のレジストパターンを形成する。このレジストパターンがダミーゲート 3 となる。なお、この際レジストとしては疎水性のものを用いる(第 1 図(a))。

次に、タミーゲート 3 をマスクにボロンを加速 電圧 2 0 keV、ドーズ量 5 × 1 0¹⁵ cm⁻² の条件でイ オン注入し、ソース/ドレイン領域 4 を形成する。 この際、ソース/ドレイン領域 4 はグミーケート 3 に対して自己整合的に形成される(第 1 図(b))。

次に、シリカを飽和させたケイファ化水素酸水溶液にウェーハを受債し、ALを添加すると、n型シリコン基板 1 上に 8 i 0, 膜 5 が形成される。 この際、レジストから成るダミーゲート 3 は疎水性である為、ダミーゲート 3 上には、SiO, 腹 5 は

形成されない。通常ボジ型レジストは棘水性を示すが、ファ素を含むブラズマにさらすことにより、より一層疎水性を示す様になる為、 SiO1 膜 5 を形成する工程に先だって n 型シリコン 基板 1 にブラズマ処理を施して かいてもよい。また、この SiO1 膜 5 は、ダミーゲート 3 に対して自己整合的に形成される(第1 図(c))。

Š,

次に、レジストから成るダミーゲート3を除去し、チャネル不純物としてボロンを加速電圧20keV、ドーズ量2×10¹³の条件でイオン注入する。
この際、既にソース/ドレイン領域4は形成されているので、チャネルイオン注入後の熱処理に従
来に比べ短時間で済む。従ってチャネル不純物層はシャーブをチャネルブロファイルを得ることが
できる(第1図(d))。

次に、ファ化アンモニウム溶液を用いてダミー ゲート3を除去することにより露出したSiOa膜 2をエッチング除去し、ゲート酸化を行って厚さ

を除去後、従来に比較的の競別では、 一般には、 一般には、 ののでは、 のの

なお、ポリシリコンのかわりにアルミニウムを スパッタ法又はCVD法により堆積後エッチパッ クすることによりアルミニウムゲート電極のMOS トランジスタを形成することができる。以上の様 なアルミニウムゲート電極のMOSトランジスタ 約5 nm のゲート酸化饃 6 を形成する。とこで SiO, 膜 2 を除去したのは、SiO, 膜 2 上にはレジストが形成されていたので、この SiO, 膜 2 を そのままゲート酸化膜として用いるとレジストによる 万染で素子特性を劣化させる為である。次に、除去されたダミーゲート3 の部分にポリシリコン 7 を C V D 法により形成されたポリシリコン 7 は、カバレージが良く、除去されたダミーゲートの薄部を埋め込むことができる(第1 図(c))。

次に、このポリシリコン1にリンを拡散した後、 リアクティブイオンエッチングを行なうことによ り、除去されたダミーゲートの部分にのみ、ポリ シリコン7が埋め込まれることになる。この際、 ポリシリコン7から成るゲート電極は、ソース/ ドレイン領域4に対して自己整合的に形成される (第1図(f))。

以上に示した様な半導体装置の製造方法によれ は、ダミーゲートをマスクにして自己整合的にソ ース/ドレイン領域を形成し、このダミーゲート

の形成方法によれば上記に示した効果の他に以下 に示す様な効果を得ることができる。

即ち、ソース/トレイン領域形成後にゲート電 極を形成しているので熱処理が少なくてすみアル ミニウムの様な比較的融点の低い材料をゲート電 極に用いることができる。

第2図は、本発明の第2の実施例の半導体装置の製造方法の工程断面図である。

P型シリコン基板 8 上に厚さ約 2 0 n m の熱酸化 膜 9 を形成する。次に厚さ約 0.3 μ m のポリンリコ ン1 0 を C V D 法により堆積し、リンを拡散させ、 更にこのポリシリコン1 0 上にシリコンチァ化膜 1 1 を C V D 法により堆積する。次にフォトリソ グラフィエ程により、ゲート電極のレジストパターンを形成し、このレジストパターンをマココンチャル膜 1 1、ポリンリコンチッ化膜 1 1、ポリンリコンチェル膜 1 1、ポリンリコンチェルが表 ポリンリコン 1 0 が が としては、レジスト、絶象物、 タングステン等の高融点金属、ポリシリコン、ポリシリコンとシリサイド、高融点金属の積層膜等を用いることができる(第2回(i))。

次にレシストをはく離し、ヒ累のイオン注入に より、 n⁻型のソース/ドレイン領域13を形成す る(第2図(b))。

次に絶談提例えば SiO. 製1 4 を厚さ約 0.3 5 μm 異方性堆積させる。これは、例えばブラズマエレクトロンサイクロトロンレゾナンス法(ブラズマ E C R 法)によって実現することが可能である。このプラズマ E C R 法によれば垂直方向にはSiO. 膜1 4 は堆積するが、横方向にはほとんど堆積しない(第 2 図(c))。

次に、レジスト 14, を厚さ約 1 Am 強布し、そのまま現象し厚さ約 0.2 Am残す様にする(第 2 図(d)).

次に、NH40H 容液によってダミーゲート12 上のSiO, 膜140みをエッチング除去する。次にレジストをはく離すると、SiO, 膜14の残焦 14, がシリコンチッ化膜11上に残る。次にケミ

の除去された部分にリンをイオン注入することに ょりLDD構造の n^{*}領域18を形成することがで きる(第2図(h))。

以上に示した様な半導体装置の製造方法によれば、ゲート領域15の内偶にシリコンチッ化膜の個壁16を設けることにより、リングラフィの限界より更に細いゲート電極17を形成することができる。また、熱酸化膜9のエッチング時にゲート領域15の傾部の3i0;膜14の後退を防ぐことができる。また、従来の工程で形成されたLDD構造の「「領域に比べて熱処理工程が少ないので不純物 漁度の制御がしやすい。

とこでダミーゲートの側部に形成される絶縁膜 の形成方法について説明する。

タミーゲートの下部が平坦な場合は通常の酸化 膜堆積、エッチパック法を用いて絶録膜をダミー ゲート以下の厚さに形成することは可能であるが、 通常の場合は、ダミーゲートの下部には少なくと もフィールド酸化膜の段差があるので、このよう にはできない。 カルドライエッチング法によりシリコンチッ化膜 1 1 を除去する。との際、シリコンチッ化膜 1 1 上の S i O s 膜 1 4 の残盗も同時に除くことがてき る。これがダミーゲート 1 2 を積層構造にする理 由である(第 2 図(e))。

次に、ポリンリコン10をエッチングにより取り除く。次に、この除去されたダミーゲート12部及びSiО。膜14上にンリコンチッ化膜を形成し、全面リアクティブイオンエッチングすることにより、ゲート領域15の内側に側壁16を形成することができる。次に、チャネル部へのイオン注入を行なり(第2図ff)。

次に、ゲート領域15に露出している熱酸化膜 9をエッチング除去する。次に、第1の実施例で 示した工程を用いてゲート電極17を形成する。 この後、絶縁膜を堆積して次の工程に進んでよい (第2図(B))。

または、絶縁膜を堆積して次の工程に進むかわりにゲート領域15の内側に設けられた個盤16 をケミカルドライエッチング法により除去し、こ

第3図の断面図に示したように通常のMOSトランジスタでは、シリコン基板19上にフィールド酸化膜20のある領域と、グート酸化膜21のある領域と、グート酸化膜21のとの上をがある。この上をがらった、クートとしてのボリンリコン22が数さ300でVDはによって地積され、さらに酸化膜23を通常のCVD法によって地積、エッチパックすると改差上的(フィールド酸化膜20上)では配と23がダート以下の厚さにカランでは変えるがダート以下の厚さにカランではが、改差下がから、次ミーゲート以下の厚さにカランではが、次に変えていると、変素ので示したように絶験にあるとが露ましい。

第4回は、本発明の第3の実施例の半導体装置の製造方法の工程断面図である。

□型シリコン基板 2 4 表面に無酸化により嵌化 膜 2 5 を形成する。次にフォトリングラフィ工程 により厚さ約 1 μm のゲート電極のレジストパタ ーンを形成する。このレジストパターンがダミー ゲート26となる。なお、この額レジストとして は疎水性のものを用いる(第4図(a))。

次に、ダミーゲート 2 6 をマスクにボロンを加速電圧 2 0 keV、ドーズ最 5×1 0^{15 cm⁻²} の条件でイオン注入し、ソース/ドレイン領域 2 7 を形成する。 この際、ソース/ドレイン領域 2 7 はダミーゲート 2 6 に対して自己整合的に形成される(第4図(b))。

次に、シリカをを ALを B 2 8 i O 2 k に C フェ 板 2 4 L に ら C 2 k に C フェ 板 2 4 L に ら C 2 k に C フェ 板 2 4 L に ら C 2 k に C フェ 板 2 4 L に ら C 2 k に C

(A)

以上に示した様な半導体装置の製造方法によれば、第1の実施例と同様の効果を要するのみならず低抵抗で高熱の処理に耐え得るゲート電極を得ることができる。

第 5 図は、本発明の第 4 の実施例の半導体装置の製造方法の工程断面図である。

n型シリコン基板 2 4 表面に無酸化により酸化 膜 2 5 を形成する。次にフォトリングラフィエ程 により厚さ約 1 μm のゲート電極のレジストパタ ーンを形成する。とのレジストパターンがダミー ゲート 2 6 となる。なお、この際レジストとして は頭水性のものを用いる(第19 図(a))。

次に、ダミーゲート 2 6 をマスクにボロンを加速電圧 2 0 keV、ドーズ量 5×10^{15 cm⁻²} の条件でイオン注入し、ソース/ドレイン領域 2 7 を形成する。この際、ソース/ドレイン領域 2 7 はダミーゲート 2 6 に対して自己整合的に形成される(第¹³図(b))。

次に、シリカを飽和させたケイファ化水素酸水

SiO. 膜 2 8 は、ダミーゲート 2 6 に対して自己 整合的に形成される(類 (型)(c))。

次に、レジストから成るダミーケート26を除去し、チャネル不純物としてポロンを加速電圧 20 keV、ドーズ量2×10¹³ の条件でイオスンで、 する。この際、既にソース/ドレイン領域2・7 が成立れているので、チャネルイオン注入では、 処理に従来に比べ短時間で済む。ととができる。 なチャネルブロファイルを得ることができる。 なチャネルブロファイルを得めの工程である(第 120(d))。

次に、チタンナイトライド膜29をスパッタ又はCVD法により厚さ約600Å堆積する。 砂いて、ダミーゲート26を除去することにより生じた薄部30にタングステン膜31をCVD法により埋め込む(餌4図(4))。

次に、チタンナイト ライド膜 2 9 及びタングステン膜 3 1 をリアクティブイオンエッチングによりエッチングし溝部 3 0 以外のタングステン膜 31 及びチタンナイトライド膜 2 9 を除去する(第 4

次に、レジストから成るダミーゲート 2 6 を除去し、チャネル不純物としてポロンを加速電圧 2 0 keV、ドーズ量 2×10¹³ の条件でイオン注入 する。この際、既にソース/ドレイン領域 2 7 は 形成されているので、チャネルイオン注入後の NM 処理に従来に比べ短時間で済む。従ってシャーブ なチャネルブロファイルを得ることができる。こ

こまでは、第1の実施例と同様の工程である(第 「YO(d))。

次に、ダミーゲートを除去することにより生じた携部30にポリシリコン32をCVD法により 堆積し、この溝部30を埋め込む(第5図時)。

次に、リアクティブイオンエッチングによりポリシリコン 3 2 を溝部 3 0 の深さ以下の厚さになるまで嫁去する(第 5 図(4))。

次にチタンをスパッタ法により厚さ約50nm地 積し、800でチッ素雰囲気でアニールするとポ リシリコン32上にのみチタンシリサイド層33 が形成される。アンモニア処理により未反応のチ タンを除去することでポリシリコン32上にのみ チタンシリサイド層33を残置することができる (第5図6)。

以上に示した様な半導体装置の製造方法によれ は、第1の実施例と同様の効果を奏するのみなら ず低抵抗のポリシリコンゲート電極を得ることが できる。

第 6 図は、本発明の第 5 の実施例の半導体装置

とにより、より一層疎水性を示す様になる為、 SiO2 膜 2 8 を形成する工程に先だって「超シリコン基板 2 4 にブラズマ処理を施しておいてもよい。また、この SiO2 膜 2 8 は、ダミーゲート 2 6 より 再く例えば厚さ約 0.8 mmとする。 この際、SiO2 膜 2 8 は、ダミーゲート 2 6 に対して自己整合的に形成される(第一分)図(c))。

次に、レジストから成るダミーゲート26を除去し、チャネル不純物としてポロンを加速電圧 20keV、ドーズ量2×10¹³ の条件でイオン注入 する。この際、既にソース/ドレイン領域27は 形成されているので、チャネルイオン注入後の熱 処理に従来に比べ短時間で済む。従ってシャープ なチャネルブロファイルを得ることができる。こ こまでは、第1の実施例と同様の工程である(第 1分図(d))。

次に、パラジウム34をスパッタ法にて厚さ約30nm堆積する。次にレジスト35を適布し、そのまま現像を行なってダミーゲートを除去することにより生じた携部30のみに設置する様にする

の製造方法の工程断面図である。

次に、シリカを飽和させたケイファ化水素酸水溶液にウェーハを浸漬し、ALを添加すると、 n型シリコン基板 2 4 上に SiO1 膜 2 8 が形成される。この際、レジストから成るダミーゲート 2 6 は球水性である為、ダミーゲート 2 6 上には、 SiO1 膜 2 8 は形成されない。通常ポジ型レジストは疎水性を示すが、ファ素を含むプラズマにさらすと

(第6図(4))。

次に硝酸とファ酸の混合液により、レジスト35で覆われた部分以外のパラジウム34をエッチング除去する。次に、酸素アッシャでレジスト36をはく離する(第6図)。

次に硫酸銅溶液にウェハーを浸漬することでバラジウム34の部分にのみ選択的に銅351を堆積する(第6図包)。

以上に示した様な半導体装置の製造方法によれば、第1の実施例と同様の効果を奏するのみならず、低抵抗のゲート電極を得ることができる。

第7図は本発明の第6の実施例の半導体装置の製造方法の工程断面図である。

p型シリコン基板 3 6上に無酸化度 3 7を厚さ約 2 0 nm形成する。次に、シリコンチッ化模 3 8を C V D 法により厚さ約 0.3 μm堆積する。次にポリシリコン膜 3 9を C V D 法により厚さ約 0.1 μm 堆積する。次にフォトリングラフィエ程及びエッチング工程によりポリシリコン膜 3 9 とシリコンチッ化膜 3 8 との積層膜から成るダミーゲート

40を形成する(銀7図(a))。

次に、ポリシリコンを C V D 法により厚さ約
0.1 μm堆積し、全面リアクティブイオンエッチングを行なうことにより、ポリシリコン膜 3 9 がシリコンチッ化膜 3 8 をくるんだ形状のダミーゲート 4 0 が形成される。次にヒ素をイオン注入し、ソースノドレイン領域 4 1 を形成する(第 7 図(b))。

次に、第1の実施例で示したプラズマECR法を用いて、熱酸化膜 3 7上の SiO_* 度 4 2 を選択的に成長させる。次に 800 で、 N_* 中でアニール処理を行なり(第 7 \boxtimes (c))。

次に、シリコンチッ化膜38を選択的にエッチング除去し、第1の実施例に示した工程によりゲート電極44を形成する(第7図(e))。

示す工程所面図、第 6 図は、本発明の第 5 の実施 例の半導体装置の製造方法を示す工程所面図、第 7 図は、本発明の第 6 の実施例の半導体装置の製 造方法を示す工程所面図、第 8 図,第 9 図,第 1 0 図は、従来例の半導体装置の製造方法の工程 断面図である。

図において、

1 … n 型シリコン基板、 2 … 酸化膜、 3 … ダミ ーゲート、 4 …ソース/ドレイン領域、 5 …SiO。 膜、 6 … ゲート酸化膜、 7 … ポリシリコン。

代理人 弁理士 則 近 憲 佑

以上に示した半導体装置の製造方法によれば、 従来のLDD構造の形成方法に比べ、ゲート電板 とnT不純物層のオーパラップ部が大きくとれて MOSトランジスタの信頼性が向上する。


[発明の効果]

以上述べた様に本発明によればソース/ドレイン領域とゲート電極が自己整合的に形成されているので両者のあわせずれが生じず、微細化された 素子を形成することができる。


また、ゲート 電極と周囲の絶縁膜の高さをそろ えることが可能であるので素子の平坦化をはかる ことができる。


4. 図面の簡単な説明

第1図は、本発明の第1の実施例の半導体装置の製造方法を示す工程断面図、第2図は、本発明の第2の実施例の半導体装置の製造方法を示す工程所面図、第3図は、従来例の半導体装置を示すする。第4図は、本発明の第3の実施例の半導体装置の製造方法を示す工程断面図、第5図は、本発明の第4の実施例の半導体装置の製造方法を




第 1 図







第 1 図





(h) 第 2 図





第2图:

























第 9 図







第 10 凶